唐睿在演講中首先指出——算力即生產力。
眾所周知，過去多年的影音產業爆發，加上大數據行業的火熱，讓數據獲得了爆發性的增長。 而在以OpenAI為代表的大模型企業推動下，無論是資料儲存還是傳輸需求都有了前所未有的增長，隨之而來的還有算力。
“在這個萬億參數模型的時代，我們對算力的需求進一步提升。以前可能每三、四個月就要提升1倍的算力去支撐新的模型。但最近這一兩年，這個時間週期縮短到兩個月，算力也很難進一步進行累積。該怎樣進一步提高效率？就成為了晶片設計人員面臨的一個巨大挑戰。”唐睿說。 他進一步指出，在大模型推動算力提升的同時，資料中心領域器領域也發生了新的變化：以CPU為核心的服務器正在被AI計算服務器所取代，後者正在爆發出巨大的潜力。
這就需要更强大的晶片去提供支援。 然而，受困於物理限制，傳統的晶片性能提升方法並不能有效地應對如此龐大的資料處理，諸如記憶體牆、互聯牆和功耗牆等諸多問題也一一浮現在晶片業者面前。 於是，正如唐睿在演講中所說，通過先進集成的管道就可以或者部分解决上述問題，這就涉及到一些平面的拓展或者三維的堆疊、D2D互聯和先進封裝等科技。
作為一家互聯IP和Chiplet產品供應商，奎芯科技希望在這個市場中扮演一個重要角色。
據介紹，奎芯科技擁有LPDDR、PCle、SerDes、MIPI、USB、HDMI、DP、HBM等互聯介面IP，當中還包括了最新研發的，基於UCIe標準的D2D IP、高頻寬記憶體的HBM 3 IP以及高速PCIe4、PCIe5和SerDes IP。
“基於這些高速介面IP，奎芯科技提出了一個基於IP計算機系統互聯架構方案M2LINK——通過將HBM/LPDDR的介面協定轉成UCIE的協定，組合成標準Chiplet模組，與主SoC合封，以實現降低主晶片成本和封裝成本、擴大記憶體容量和頻寬、提升效能等目的。”唐睿在峰會演講中告訴與會者。 “M2LINK主要包括三種Chiplet方案，分別是跟串列匯流排的介面相互聯的C2IO、跟記憶體匯流排相連的C2M以及計算Die之間互聯的C2C。”唐睿接著說。
在唐睿看來，Chiplet是一個比較通用的科技，它對於晶片設計的意義類似於雲端對於軟體的意義。 展望未來，基本上所有的公司都會或多或少的應用到一些Chiplet科技或者為Chiplet科技的產業所服務。 和SoC設計階段有一些設計公司提供設計服務一樣，進入到Chiplet時代，也急需這樣一種基礎設施建設的公司，為下游的眾多的晶片設計企業所服務。
“奎芯科技的願景是做一個Chiplet開放生態的一站式服務平臺，除了提供IP以及Chiplet的裸die以外，也可以為客戶提供系統設計、封裝資源的對接。換而言之，客戶只要提供其核心die，以及跟他算法强綁定的一些系統算法，其他一些底層的工作就可以交由奎芯科技來完成。”唐睿在演講最後說。
奎芯科技的團隊也堅信，IC設計產業的發展離不開其上游生態鏈的支持，而IP和Chiplet正是積體電路設計產業鏈的上游關鍵環節，也是硬科技創新的深層要素。 作為晶片產業鏈上游關鍵技術環節的企業，奎芯科技將聚焦人工智慧、汽車電子物聯網和消費類電子等領域，致力於通過先進電晶體IP和Chiplet研發與定制服務，建立開放生態，引領行業標準，賦能數位化轉型。
奎芯科技旨在打造國際芯粒品牌，成就晶片互聯龍頭。