2022年3月UCIe 1.0標準發佈，截止到2023年底，全球已經由135家公司加入UCIe產業聯盟，根據這一標準，構建完整的CPU或GPU無需將所有組件都集成在來自同一供應商的單一晶片上。 相反，採用UCIe標準，企業可以在自己的晶片上進行創新，然後將其與來自多個供應商的用於存儲和IO的晶片組合在一起。

根據市場調查機构Market.us公佈的最新報告，2023年全球小晶片（Chiplet）市場產生的市場規模約31億美元，預計到2024年將達到44億美元。 2024年至2033年，小晶片行業的複合年均增長率預計將達到42.5%，到2033年估值將達到1070億美元。 細分市場來看，2023年，CPU Chiplet佔據主導地位，佔據超過41%的份額。 應用方面，2023年，消費電子領域在Chiplet市場中佔據主導地位，佔據超過26%的份額。

2023年8月8日，UCIe標準經歷了首次重要更新，正式推出了UCIe 1.1標準。 這一最新版本引入了一系列創新性的變化和增强，旨在進一步推動Chiplet生態系統的發展。 以下是本次更新的一些關鍵細節：

1.新增對車規部分的支持：

汽車行業正在向採用基於UCIe的晶片邁進，以利用其廣泛的生態系統。 汽車應用是計算領域的很重要部分，UCIe也在2023年專門成立一個汽車工作組，UCIe 1.1針對汽車應用，新增了如下內容：

針對事故預防性監控：預防監測通過新的暫存器捕獲高眼寬資訊，系統軟體可以使用現有機制觸發連結的重新訓練以獲取高眼寬資訊。

連結失效率的線上測試功能：a）UCIe 1.0當前的機制是在每個lane週期性插入奇偶檢查Flit b）UCIe 1.1則為每個lane配置錯誤log或計數器，且可以發送中斷指令c）用法：軟件可以注入週期性的奇偶檢查Flit，並監視UCIe 1.1的錯誤log暫存器，以瞭解每個lane的健康程度，並在有必要時進行修復

2.全端開發協定：

UCIe 1.0僅在raw mode下支持全端開發協定，而這個UCIe 1.1的full stack主要是針對之前的raw mode，沒有充分利用UCIe的特性，相當於把很多feature都bypass了，UCIe通過新增這個D2D adapter，其他協定就可以借用UCIe的CRC，重傳，電源管理等特性。

3.先進封裝的成本優化

實體層而言，1.1版本新增了用於高級封裝的x32接脚模塊功能，减少矽佈線層，降低先進封裝的成本，而1.0版僅支持x16和x64接脚實體層介面。

4.合規性測試的增强

添加了額外的合規性和測試調試暫存器，以滿足UCIe DUT與參考UCIe設計（golden die）互相操作的測試要求。

作為UCIE產業聯盟的成員，奎芯科技皆在推動芯粒互聯科技的發展和應用。 在高速介面IP領域，奎芯科技擁有深厚的科技積累和豐富的產品系列。 基於這些高端的高速介面IP，奎芯科技提出了一種名為M2LINK的計算機系統互聯架構方案。

M2LINK包含三種Chiplet方案：C2IO，與串列匯流排介面相聯； C2M，與記憶體匯流排相連； 以及C2C，實現計算Die之間的互聯。 奎芯科技將不斷努力以滿足Chiplet領域晶片設計企業的需求，並致力於打造一個開放生態的Chiplet服務平臺，為集成晶片和芯粒行業的創新和發展提供全方位的支持。