一、三個業界新聞
8月23日，Hot Chips 2026開幕。美光的HBM設計架構Fellow Raghu Sreeramaneni 在演講中給出一組對比：AI算力大约每两年增長3倍，與此同時HBM頻寬每两年只增長不到2倍。他對這條剪刀差的评价是——memory wall，“maybe getting worse”。
同一场会议上，三星展示了HBM的三阶段路線圖，值得注意却非產品迭代，而是世代升級之下Base Die承載的功能變化：从介面，到控製器，再到計算。Phase 3的zHBM甚至取消了2.5D中介層，把DRAM直接3D堆疊到xPU上。
8月26日，Hot Chips結束的第二天，NVIDIA發布NVHBM：把記憶體控製器从 xPU裡搬出來，放進HBM的Base Die。首个合作方是Amazon的Annapurna Labs，首款產品Trainium4。
這三件事分屬儲存、架構、GPU三个话题，但都在指向同一个位置——HBM裡那顆長期没什么存在感的Base Die。
二、轉折點在HBM4，不在8月
要理解8月這三件事，得先回到一个更早的變化。
在HBM4之前，Base Die只是DRAM原廠用DRAM製程順手做的，職責有限：TSV轉接、測試電路、少量介面邏輯。它的设计目標首先是服务于標準HBM本身，不作为独立邏輯芯片參與係統架構。
HBM4改變了這種做法。
SK hynix把Base Die交給了臺積電代工。HBM3E及之前，SK hynix的Base Die都是自研自產；HBM4開始，第一次使用臺積電的先進邏輯製程，目前12FFC+/N12與N5两个版本在同時推进，并與臺積電在CoWoS上協同。
三星走在同一方向上：HBM4的Base Die使用了自家的4nm邏輯製程。美光相對保守，HBM4 Base Die仍採用自家技术，但已經明确下一代HBM4E将與臺積電合作製造Base Die。
看起來只是製造環節的變化，實質是Base Die的角色在變。一旦裡面装进高速PHY、Memory Controller甚至計算功能，它就不再只是"內存的一部分"，而越來越接近一顆独立的Logic Die。
一顆邏輯芯片的關鍵問題从來不只是“誰來製造”，而是——誰來定義。這也是客製HBM真正開始的地方。
三、Base Die：从“標準件”變成“邏輯芯片
先進邏輯製程让Base Die具备了承載更多功能的能力。但能力不等于動機——让三家同時動手的，是在NVIDIA推高HBM4的性能門檻后，xPU那一側已經騰不出地方了。
三星在Hot Chips上把這个困境列得很直白：想靠製程微縮換面積，微縮本身在放緩；把單片做大，已經頂到光罩尺寸的上限（约 26mm × 33mm）；靠多chiplet在中介層上铺開，中介層的物理尺寸也快到头了。三条傳統的性能擴展路徑，同時逼近物理邊界。
Bbase die那一側是另一番景象。它已經在用先進邏輯製程，面積不算小，按三星的说法，其中大部分只是被動地用來走線——即便把記憶體控製器搬進去，仍会剩下可觀的閒置矽面積。
xPU這邊已是寸土寸金、三条路都逼近邊界，Base die则是是仍有進一步利用空間的先进邏輯矽。两者之間出現了一个新的選擇：要不要搬。
于是儲存三大廠幾乎在同一代際產品上做出了同样的選擇，虽然路徑完全不同，主導者及商業邏輯也不同。但只看動作本身，三星、SK hynix、NVIDIA在做同一件事：把原本長在xPU上的邏輯，搬到記憶體這一側來。
不過，邏輯搬到哪裡只是第一步。更關鍵的問題是：搬什么，由誰定義？答案已經開始出現分化。
3.1 三星：與客戶共架構
三星把這件事命名为cHBM（Custom HBM），與之對應的是sHBM（Standard HBM）。定義很清楚：cHBM客製的是B-die（base die）上的邏輯，Core Die堆疊仍然用標準的。
cHBM的做法有两層。
第一層是介面的替換：用D2D介面替代傳統的HBM PHY。收益可以量化——三星給的版圖數据是，sHBM4的HBM PHY佔8mm × 4mm，而cHBM4的D2D只要8.5mm × 1.5mm，通道深度从5.5mm縮到2mm。同一塊B-die上，最大的功能塊面積少了六成。
另一層是功能的下沉：把騰出來的面積用起來，第一个搬進去的是記憶體控製器，随后是遙測感測器、RAS、片上自測。
再往后是Phase 2的两件事：一是外部記憶體擴充——在B-die的外側岸線上放PHY和控製器，直接掛外部記憶體，繞開PCIe線路；二是把計算單元（PE）放進B-die，即三星aHBM（Advanced HBM）。
路線的终點是Phase 3的zHBM——取消中介層，DRAM與xPU 3D直接堆疊。三星給出的係統級對標是：同样是1顆GPU配4顆內存，zHBM相比HBM4E的DRAM頻寬约提升2.3倍，同時可節省约100W功耗，I/O能效改善约70%。
说到底，三星是在用介面和Base Die的開放程度，換取與客戶更深的架構綁定。
3.2 SK hynix × 臺積電：三方分工
SK hynix的做法看起來更"保守"——它没有把DRAM疊到xPU上，只是換了Base Die 的代工方。但這條路線對產業結構的衝擊可能是三条裡最大的。因为它意味著HBM的價值鏈上，正式出現了一个代工環節。
過去HBM的生產是垂直的：DRAM、TSV到堆疊和封装都由儲存廠做。现在，base die這層被拆出來交給了邏輯代工廠，而這一層恰恰是差異化最集中的那一層。
未來更有可能出現這样的分工：IC设计公司提出需求，儲存廠提供Core Die與堆疊製程，代工廠提供邏輯Base Die與先进封装協同。
目前，SK hynix是三家中最早、最明确採用外部先进邏輯代工來製造HBM4 Base Die的一家。
3.3 NVIDIA NVHBM：買家反向定義
NVIDIA NVHBM的主導者不是內存廠，而是買家。
NVHBM的做法是把記憶體控製器和客製PHY整體搬进HBM Base Die，并歸入NVLink Fusion生態。NVIDIA給出的對比數据是，相比標準HBM4E：每堆栈頻寬提升约30%，HBM功耗降低约15%，釋放最多25%的計算Die面積（PHY及其支撐電路的面積最多可减少67%）。在先进節點上，被釋放出來的計算Die面積可以進一步轉化为算力資源。
但NVHBM真正值得注意的地方绝非优势數字，而在NVIDIA給它设定的目標形態：一个"由多家內存廠驗證並供貨的標準NVHBM"。即規格由買家定義，內存廠負责適配和供貨。
在HBM三十年的歷史裡，規格一直由JEDEC和原廠共同決定，買家是標準的接受者。NVHBM显然把這个關係倒了過來。
這裡面还埋着一个尚未解開的矛盾：NVIDIA想要的是一个"標準化的客製品"。客製的價值來自貼合特定負載，標準的價值來自多家可供——這两件事天然拉扯。
結語
从HBM3E到HBM4，再到正在出現的客製HBM，變化的早已不只是頻寬。
過去，HBM是一顆標準化的“內存”：DRAM負責儲存，Base Die負责把它们连接起來，xPU負责計算。三者各司其職，邊界清晰。但當先進邏輯製程进入Base Die，Memory Controller、PHY，甚至更多面向特定負載的功能開始向內存側遷移，這條邊界正在消失。
三星、SK hynix和NVIDIA走的是不同路徑，但最终指向了同一个變化：HBM正在从一顆標準內存，變成一塊可以围绕具體xPU重新定義的異构矽。HBM的競爭重點也会随之變化，可能不再只是“誰能把DRAM做得更快”，而是誰能把DRAM、Logic、Interface和Compute连接、組織得更好。
Base Die的變化，表面上看只是HBM內部一層邏輯的升級，實際上改變的是Memory與Compute係統的邊界。